74F173中文資料飛利浦?jǐn)?shù)據(jù)手冊PDF規(guī)格書
| 廠商型號 |
74F173 |
| 功能描述 | Quad D-type flip-flop 3-State |
| 文件大小 |
88.51 Kbytes |
| 頁面數(shù)量 |
10 頁 |
| 生產(chǎn)廠商 | NXP Semiconductors |
| 企業(yè)簡稱 |
Philips【飛利浦】 |
| 中文名稱 | 荷蘭皇家飛利浦官網(wǎng) |
| 原廠標(biāo)識 |  |
| 數(shù)據(jù)手冊 | |
| 更新時(shí)間 | 2025-3-6 18:27:00 |
| 人工找貨 | 74F173價(jià)格和庫存，歡迎聯(lián)系客服免費(fèi)人工找貨 |
74F173規(guī)格書詳情
DESCRIPTION
The 74F173 is a high speed 4–bit parallel load register with clock enable control, 3–state buffered outputs, and master reset (MR). When the two clock enable (E0 and E1) inputs are low, the data on the D inputs is loaded into the register simultaneously with low–to–high clock (CP) transition. When one or both enable inputs are high one setup time before the low–to–high clock transition, the register retains the previous data.
FEATURES
? Edge–triggered D–type register
? Gated clock enable for hold ”do nothing” mode
? 3–state output buffers
? Gated output enable control
? Speed upgrade of N8T10 and current sink upgrade
? Controlled output edges to minimize ground bounces
? 48mA sinking capability
| 供應(yīng)商 | 型號 | 品牌 | 批號 | 封裝 | 庫存 | 備注 | 價(jià)格 |
|---|---|---|---|---|---|---|---|
NS |
2019 |
原廠原裝 |
665 |
一級代理,專注軍工、汽車、醫(yī)療、工業(yè)、新能源、電力 |
詢價(jià) | ||
NS |
05+ |
SOP-16 |
40 |
原裝現(xiàn)貨海量庫存歡迎咨詢 |
詢價(jià) | ||
TI |
DIP |
2475 |
正品原裝--自家現(xiàn)貨-實(shí)單可談 |
詢價(jià) | |||
MOT |
SOP |
68500 |
一級代理 原裝正品假一罰十價(jià)格優(yōu)勢長期供貨 |
詢價(jià) | |||
MOTOROLA/摩托羅拉 |
21+ |
DIP |
4580 |
只做原裝正品假一賠十!正規(guī)渠道訂貨! |
詢價(jià) | ||
NSC |
06+ |
SOIC |
1000 |
全新原裝 絕對有貨 |
詢價(jià) | ||
FAIRCHILD/仙童 |
18+ |
SOP14 |
12500 |
全新原裝正品,本司專業(yè)配單,大單小單都配 |
詢價(jià) | ||
24+ |
SOP |
2700 |
全新原裝自家現(xiàn)貨優(yōu)勢! |
詢價(jià) | |||
MOT |
22+ |
DIP |
499 |
全新原裝現(xiàn)貨 |
詢價(jià) | ||
NS |
22+23+ |
SOP-16 |
6871 |
絕對原裝正品全新進(jìn)口深圳現(xiàn)貨 |
詢價(jià) |
