首頁(yè)>K4H510438E-TCB0>規(guī)格書(shū)詳情
K4H510438E-TCB0中文資料三星數(shù)據(jù)手冊(cè)PDF規(guī)格書(shū)
相關(guān)芯片規(guī)格書(shū)
更多K4H510438E-TCB0規(guī)格書(shū)詳情
Features
? Double-data-rate architecture; two data transfers per clock cycle
? Bidirectional data strobe(DQS)
? Four banks operation
? Differential clock inputs(CK and CK)
? DLL aligns DQ and DQS transition with CK transition
? MRS cycle with address key programs
-. Read latency 2, 2.5 (clock)
-. Burst length (2, 4, 8)
-. Burst type (sequential & interleave)
? All inputs except data & DM are sampled at the positive going edge of the system clock(CK)
? Data I/O transactions on both edges of data strobe
? Edge aligned data output, center aligned data input
? LDM,UDM/DM for write masking only
? Auto & Self refresh
? 15.6us refresh interval(4K/64ms refresh)
? Maximum burst refresh cycle : 8
? 66pin TSOP II package
產(chǎn)品屬性
- 型號(hào)：
K4H510438E-TCB0
- 制造商：
SAMSUNG
- 制造商全稱：
Samsung semiconductor
- 功能描述：
128Mb DDR SDRAM
| 供應(yīng)商 | 型號(hào) | 品牌 | 批號(hào) | 封裝 | 庫(kù)存 | 備注 | 價(jià)格 |
|---|---|---|---|---|---|---|---|
SAMSUNG/三星 |
23+ |
NA/ |
17 |
優(yōu)勢(shì)代理渠道,原裝正品,可全系列訂貨開(kāi)增值稅票 |
詢價(jià) | ||
SAMSUNG/三星 |
24+ |
NA |
990000 |
明嘉萊只做原裝正品現(xiàn)貨 |
詢價(jià) | ||
SANSUNG |
21+ |
60FBGA |
35200 |
一級(jí)代理/放心采購(gòu) |
詢價(jià) | ||
SAM |
23+ |
NA |
128 |
專做原裝正品,假一罰百! |
詢價(jià) | ||
SAMSUNG |
22+ |
BGA |
8000 |
原裝正品支持實(shí)單 |
詢價(jià) | ||
SAMSANG |
19+ |
BGA |
256800 |
原廠代理渠道,每一顆芯片都可追溯原廠； |
詢價(jià) | ||
SAMSUNG/三星 |
18+ |
FBGA |
11920 |
全新原裝現(xiàn)貨,可出樣品,可開(kāi)增值稅發(fā)票 |
詢價(jià) | ||
SAMSUNG/三星 |
23+ |
BGA |
98900 |
原廠原裝正品現(xiàn)貨!! |
詢價(jià) | ||
SAMSUNG/三星 |
24+ |
BGA |
96880 |
只做原裝,歡迎來(lái)電資詢 |
詢價(jià) | ||
SAMSUNG |
23+ |
FBGA |
5000 |
原裝正品,假一罰十 |
詢價(jià) |
