相關元件pdf下載：ad9100 ad96685 
如圖所示為ad9100接口的測試板電路。信號vin輸入ad9100的4腳，保持電容和開關內(nèi)置在器件內(nèi)，信號經(jīng)過采樣保持放大后由9腳直接輸出，也可以經(jīng)過ad9620緩沖級后輸出。時鐘輸人“clock in”加到模擬器件公司的超快比較器ad96685的同相輸入端，q、q非輸出后送到ad9100的clk和clk非(19、18腳)，作為采樣保持控制信號。c1～cl0采用0．01μf電容器，c13、cl4采用鉭電容器。連接w1時為ttl時鐘信號，連接w2時為地參考信號。
